近日，南方科技大学深港微电子学院副教授潘权团队在高速有线芯片设计领域取得重要进展。相关成果以“A 2×56 Gb/s 0.78-pJ/b PAM-4 Crosstalk Cancellation Receiver With Active Crosstalk Extraction Technique in 28-nm CMOS”为题发表在集成电路设计领域顶级期刊《固态电路期刊》(IEEE Journal of Solid-State Circuits, JSSC)上。

在云计算和人工智能应用中，需要高性能数据中心来处理和交换海量数据集。数据中心对带宽日益增长的需求，促使有线收发器提高数据传输速率。尽管之前的研究已经探索了在先进CMOS技术中实现224 Gb/s四电平脉冲幅度调制（PAM-4）基于数字信号处理器（DSP）发射器和接收器的可行性，但收发机的数据传输速率受到面积和功耗的限制，在信道为31 dB奈奎斯特损耗的情况下，其功耗超过820 mW/lane。由于信道损耗随频率呈指数增长，这给DSP带来了巨大的均衡压力。因此，高互连损耗和功耗限制了其在长距离、高数据速率场景中的应用。

图1.单端多输入多输出串扰消除接收机芯片

IEEE 802.3 Beyond 400 Gb/s以太网研究小组讨论了如何在I/O端口和带宽有限的情况下将数据传输速率提高到200 Gb/s以上，最终发现通过单端多输入多输出（MIMO）方案有望解决这些问题。如图1所示，单端多输入多输出（MIMO）方案通过在一个差分或类差分通道上传输两个单端信号，同时提高了I/O效率和数据吞吐量。

这项研究提出了一种单端MIMO PAM-4串扰消除和信号再利用（XTCR）中距（MR）背板接收机（RX），通过一对差分通道实现了2×56 Gb/s的数据传输。

图2. (a) 芯片照片及功耗分布；(b) 芯片眼图测试结果; (c)芯片误码率测试结果

图2(a)展示了文章提出的接收机芯片面积及其功耗分布，图2(b)和(c)分别展示了芯片的眼图测试结果和误码率测试结果。如图所示，与传统的P-XTCR技术相比，文章提出的A-XTCR技术实现了24%眼高和15%眼宽的提升，并且将误码率从1e-3提升到了1e-10。此研究实现了最高的单端串扰消除速率56 Gb/s和最佳的能效0.78 pJ/b。

深港微电子学院2020级博士生钟立平是论文的第一作者，潘权为论文的唯一通讯作者，南方科技大学深港微电子学院为论文的唯一单位，该论文得到了国家自然科学基金和国家重点研发计划经费的支持。

据悉，JSSC期刊是集成电路设计领域的顶级期刊，也是中国科学院JCR分区体系中集成电路领域唯一的一区TOP期刊，以严苛的审稿过程、极具创新的芯片设计、全面而深刻的理论分析著称，投稿要求必须有芯片流片且实际测试指标世界领先。

论文链接：https://ieeexplore.ieee.org/document/10500691

供稿：深港微电子学院

通讯员：杜玉梅

主图：丘妍

编辑：任奕霏