近日，南方科技大学电子与电气工程系副教授姜俊敏团队在模拟电路尺寸优化方面取得重要进展。相关成果以"FD-MAGRPO: Functionality-Driven Multi-Agent Group Relative Policy Optimization for Analog-LDO Sizing"为题被人工智能国际会议AAAI-2026录用。

图1  传统的模拟电路尺寸优化需要专家经验，强化学习可以加快尺寸优化速度

电路尺寸优化（Circuit Sizing）是模拟集成电路设计中的关键环节，需要确定电路中每个晶体管的宽度、长度、指数以及电阻、电容等元件的具体参数值，使电路满足增益、功耗、稳定性等多项性能指标。与高度自动化的数字电路设计不同，模拟电路尺寸优化严重依赖工程师经验。在实际设计中，一个低压差线性稳压器（LDO）电路往往包含几十到上百个设计参数，需要工程师反复调整参数并运行仿真验证，这一过程耗时数周甚至数月，严重制约了芯片开发效率。

图2  FD-MAGRPO算法流程

图3  实验所使用的LDO电路拓扑以及提出的基于功能分组的分组方法

南方科技大学团队提出了FD-MAGRPO算法来解决这一难题。该算法实现了两项关键技术创新：首先，采用无评论家网络架构，消除了传统的actor-critic强化学习方法中价值估计偏差导致的训练不稳定的问题，使算法更加高效，收敛速度更快；其次，提出功能驱动分组策略，根据电路元件的功能角色而非物理位置进行优化。这种分组方式使得具有相似行为的元件被同一智能体控制，显著改善了多智能体之间的协作效率。

图4  LDO#3电路的优化结果

图5  LDO#3电路的PSR与Transient仿真结果

在包含65-179个设计参数的实际低压差稳压器电路上，该方法仅需800-3000次仿真即可完成尺寸优化，相比现有方法实现了4.8倍至13.0倍的加速。在最复杂的测试电路上，优化后的线性调整率、负载调整率、电源抑制比等多项性能指标相比原论文报告值提升16%-542%。该算法为复杂模拟电路尺寸优化提供了新的解决方案，有望加速芯片设计流程并降低对人工经验的依赖。

AAAI（国际人工智能会议）2026会议共收到投稿23,680篇，录用4,167篇，录取率为17.6%。会议于2026年1月20日-27日在新加坡博览中心举办。

电子系大四本科生蒋浩宁为论文第一作者，南科大-澳门大学联合培养博士生吴翰为共同第一作者，南方科技大学为第一单位，姜俊敏为该论文的唯一通讯作者。南科大本科生欧阳倬历、王子恒也是论文作者，多名本科生参与并发挥重要作用，充分体现南科大本科生在前沿科研领域的研究能力。

供稿单位：电子与电气工程系

通讯员：李薇 

文字：蒋浩宁